4 - Rechnerarchitektur [ID:10872]
50 von 948 angezeigt

灣 فс

в

в

в

Ooh

For

yeah

done

Я

eh

есть

Поедем на aprendie

И это будет 2-х отверстия, 1 из них и 2 из них.

И я вставляю результат в регистр D, как Destination.

Ок.

Так, теперь у меня есть функционная часть,

статус регистра и busy,

который показывает мне, что эта функционная часть активна.

Это соответствует этим 3 структурам данных.

И мы сейчас приобретем к ней.

Ок.

Так, теперь мы имеем эти 4 фазы.

Первая фаза.

Мы ждем, что приказ будет.

Он хочет, чтобы функционная часть была определенная.

Этот приказ – нет.

И мы спрашиваем сначала,

что эта функционная часть не активна.

В других словах, она активна.

Если она активна, то нет структурного хеза.

Если она активна, то нет структурного хеза.

Тогда мы не можем ее использовать.

То есть структурные хеза тоже будут проверены.

И тогда я спрашиваю,

я спрашиваю в результате статус регистра,

есть ли у этого нового предмета,

когда мы в пайплане поделимся,

есть ли там какой-то предмет.

И если есть какой-то предмет,

значит, что есть какой-то предмет,

который хочет в него писать.

Я не оставлю его в него.

И какой хеза я отбегаю?

Да.

Right after right.

Right after right.

Мы говорили.

Если есть,

кто хочет в тот же статус,

Teil einer Videoserie :

Zugänglich über

Offener Zugang

Dauer

01:19:04 Min

Aufnahmedatum

2017-11-13

Hochgeladen am

2019-04-30 16:09:03

Sprache

de-DE

Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs und Embedded Prozessoren behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel Nehalem, GPGPU, Cell BE, TMS320 DSP, Embedded Prozessor ZPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. In der Rechnerübung soll u.a. ein einfacher Vielkern-Prozessor auf Basis des ZPU-Prozessors mit Simulationswerkzeugen aufgebaut werden. Im Einzelnen werden folgende Themen behandelt:
  • Organisationsaspekte von CISC und RISC-Prozessoren

  • Behandlung von Hazards in Pipelines

  • Fortgeschrittene Techniken der dynamischen Sprungvorhersage

  • Fortgeschritten Cachetechniken, Cache-Kohärenz

  • Ausnutzen von Cacheeffekten

  • Architekturen von Digitalen Signalprozessoren

  • Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE)

  • Architektur von Parallelrechnern (Clusterrechner, Superrechner)

  • Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA, OpenCL)

  • Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)

Empfohlene Literatur
  • Patterson/Hennessy: Computer Organization und Design
  • Hennessy/Patterson: Computer Architecture - A Quantitative Approach

  • Stallings: Computer Organization and Architecture

  • Märtin: Rechnerarchitekturen

Einbetten
Wordpress FAU Plugin
iFrame
Teilen